GPU 供电的 54 微欧，反谐振峰卡在哪

一颗 1000 W 的加速器要 700 安培的阶跃电流，核压跌落不能超过 5%，折算出的目标阻抗是 54 微欧。电容越并越多，阻抗曲线却在 225 千赫上冒出一个 1.2 毫欧的峰，比目标高 22 倍。这个峰不落在任何一颗电容的自谐振点上，它是两档电容并联顶出来的。

一句话答案反谐振峰出现在体电容电感与陶瓷电容容量的交界处，峰值等于品质因数乘根号下电感除电容，无源阻尼压不到 54 微欧。

54 微欧是除出来的，不是选出来的

供电网络（Power Delivery Network，PDN）的目标阻抗由允许的电压跌落除以阶跃电流得到，写成 Z_target = ΔV / ΔI。这条式子是整个 PDN 设计的起点。

按公开参数测算：核压 0.75 V、允许 ±5% 即 37.5 毫伏、阶跃电流 700 安，Z_target 算出 53.6 微欧，取整 54 微欧。这个数在 0.75 V 的核压上意味着电压窗口只有 37.5 毫伏，比 1.8 V 时代的 90 毫伏紧一倍多。

54 微欧不是某颗电容的指标，是整条链路从 VRM 到裸片在 0 到 100 兆赫全频段都要守住的数。低频段由 VRM 环路守，高频段由封装和裸片电容守，中间那一段没人守，反谐振峰就长在那里。

荷这条账更能说明中间那段为什么没人守。700 安撑 40 微秒要 28 毫库，母线电容 1 毫法在 37.5 毫伏的窗口里只放得出 37.5 微库，差三个数量级。板级电容从来不是靠储能顶住阶跃的，它只是在环路响应之前把阻抗压低，真正供电荷的是 VRM 的环路。

48 伏中间母线加垂直供电的路线把这道题换了位置。0.75 伏那一级的输入从 48 伏降到 6 伏，占空比从 1.5% 抬到 12%，最小导通时间不再卡住环路带宽，225 千赫的峰才有机会落进环路里。代价是中间多一级变换，整链效率掉 1.5 个百分点。

体电容的自谐振在 164 千赫（1880 微法、等效电感 0.5 纳亨），陶瓷电容组的自谐振在 71 兆赫（1000 微法、等效电感 5 皮亨）。两段之间是一条平直的容性阻抗，看上去没有峰。

反谐振峰是指两档电容在容性与感性的交界处并联、支路电流反向、合阻抗不降反升的那个峰。它由体电容的电感与陶瓷电容的容量构成新的并联谐振，频率是 f = 1/(2π√(L·C))，代进 0.5 纳亨与 1000 微法得 225 千赫。

这个频率处体电容已经呈感性，陶瓷电容仍呈容性，两条支路的电流反向，阻抗互相抵消不掉，只剩损耗在限幅。峰值写成 Q·√(L/C)，无损时 √(L/C) 等于 707 微欧，实测 Q 在 1.7 附近，峰到 1.2 毫欧。

图 1 从 VRM 到裸片的四段供电分工与阻抗曲线（自行绘制，为原理示意，非原文原图复制）

容的自谐振不只由自身电感决定，还要叠上过孔与焊盘。一只 0.3 毫米孔径的通孔过孔约 0.3 纳亨，40 只并联才压到 7.5 皮亨，与 1000 微法并起来自谐振落在 1.8 兆赫。

过孔位置因此变成设计变量，与电容型号同等重要。2026 年公开的优化研究把过孔位置和电容选型放进同一个搜索里，就是为了这条天花板。

把陶瓷电容从 1000 微法加到 2000 微法，√(L/C) 从 707 微欧降到 500 微欧，峰只降三成，反谐振频率还往下挪到 159 千赫，离 VRM 环路更远。

真正决定峰值的是电感。体电容的等效电感从 0.5 纳亨降到 0.15 纳亨，√(L/C) 掉到 387 微欧，峰跟着降一半，代价是改用 8 只低 ESL 的聚合物电容，占板面积多三成。

要把峰压到 54 微欧以下，Q 得低于 0.08。这个数已经不是阻尼能做到的范围，只有让 VRM 环路在 225 千赫处仍然有效，用环路增益把峰值按下去。

图 2 三种处置下 PDN 阻抗随频率的变化（自行绘制，据公开参数测算重绘，非原文原图复制）

处置方案（0.75 V、700 A、目标 54 微欧） 反谐振频率峰值阻抗相对目标附加损耗或面积判定（不高于 54 微欧为达标） 4 只 470 微法加 100 只 10 微法，不处理 225 kHz 1.2 毫欧 22 倍 0 不达标加 4 组阻尼并把陶瓷加到 2000 微法 159 kHz 500 微欧 9.3 倍 18 W，面积增三成不达标体电容换 8 只低 ESL（0.15 纳亨并联） 411 kHz 390 微欧 7.2 倍面积增加三成不达标 VRM 带宽从 200 kHz 提到 450 kHz 225 kHz 30 微欧 0.56 倍开关损耗增加 9 W 达标封装内加 40 微法深槽电容 3.56 MHz 45 微欧 0.83 倍封装成本增加 8% 达标

表注：峰值按 Q·√(L/C) 折算，Q 取 1.7；VRM 带宽方案按环路输出阻抗 30 微欧与 1.2 毫欧并联计算；口径是 25 摄氏度、满载 1000 W、陶瓷电容组等效电感 5 皮亨。

陶瓷电容的容值随温度和直流偏压下降。X6S 介质在 85 摄氏度、额定直流偏压下容值掉三成，1000 微法变成 700 微法，√(L/C) 从 707 微欧涨到 845 微欧，峰跟着抬高两成。

选型时按 85 摄氏度和额定偏压下的容值算 Z0，不要用 25 摄氏度的标称值。这一条在 0.75 V 的核压上影响不大，在 1.2 V 以上的轨上能把余量吃掉一半。

阻抗曲线要在板子上量出来才算数。两端口法用矢量网络分析仪加同轴探针，探针到裸片的通道必须去嵌，否则 50 兆赫以上的读数全是夹具的贡献。仿真与实测在反谐振峰上差 20% 很常见。

失效场景：满载切换时核压掉 9%

现象是训练负载从三成跳到满载，核压从 0.75 V 掉到 0.68 V，跌落 9%，示波器上能抓到 225 千赫的振铃，持续 40 微秒后恢复。

原因是反谐振峰落在 VRM 环路带宽 200 千赫之外，环路在 225 千赫的增益已经掉到 0 dB 以下，峰得不到抑制，只能靠板级电容的电荷撑过这 40 微秒。

处置有两条：把环路带宽推到 450 千赫，让峰落进环路；或者在封装基板上加 40 微法深槽电容，把交界频率推到 3.5 兆赫。前者改补偿网络与采样率，后者改封装。

独到分析：按目标阻抗配电容在这一档失效

行业里配 PDN 的通行做法是画一条目标阻抗线，让每一档电容的阻抗包络压在线的下方。这套方法在 54 微欧这一档不成立，因为无源电容的阻抗下限由 √(L/C) 决定，容量再大也只能逼近这个值，而板级电容的 ESL 在 5 皮亨以上时 √(L/C) 已经是 100 微欧量级。换句话说，容量买不到更低的阻抗，只有电感能。这条判断有清楚的边界：当目标阻抗高于 500 微欧（48 V 母线、100 安级负载对应的 24 毫欧就属于这一类），板级电容的 √(L/C) 已经低于目标，按包络配电容完全够用，问题退化成一个容量题。GPU 核压这一档不在那个区间。

选型：单卡 1000 W 走一遍

按以下约束走一遍选型：核压 0.75 V、满载 1000 W、阶跃 700 安、目标阻抗 54 微欧、板级面积 60×80 毫米、VRM 开关频率 1 兆赫、成本增量上限 8%。

候选三个：板级堆电容加无源阻尼、VRM 带宽推到 450 千赫、封装内加深槽电容。三者的峰值与代价都在上表里，不另起一套数。

堆电容方案最省事，100 只 10 微法加 4 组阻容阻尼并把容量加倍，峰值仍停在 500 微欧，是目标的 9.3 倍，满载阶跃时核压要掉到 0.66 V，超出 ±5% 的窗口。封装方案把峰压到 45 微欧，达标，代价是 8% 的封装成本与一次基板改版。

选定 VRM 带宽推到 450 千赫，再在封装内加 20 微法做二次兜底。环路带宽从 200 千赫提到 450 千赫，靠的是把采样点从开关周期中点挪到谷底、把补偿网络的零点从 8 千赫推到 20 千赫，输出阻抗在 225 千赫降到 30 微欧，与 1.2 毫欧并联后是 29 微欧。

代价与风险写清楚：带宽推到 450 千赫，开关频率 1 兆赫下每周期只有 2.2 个采样点，电流环的相位裕度从 55 度掉到 38 度，负载再快一点就会振；开关损耗增加 9 W，单卡效率掉 0.9 个百分点；20 微法深槽电容占掉基板 6 平方毫米，走线要重新规划。

如果目标阻抗低于 100 微欧，就不要在板级继续堆电容，改为把 VRM 带宽推过反谐振点或在封装内加电容，代价是 9 W 开关损耗或 8% 封装成本。

一句话 54 微欧这道题，容量给不出答案，只有电感和环路带宽能给。

文献依据：Electronics，2026 年，第 15 卷第 16 期，文章号 3523

文献标题：Impedance Optimization of Power Delivery Networks with a Reduced Number of Decoupling Capacitors Using a Hierarchical Genetic Algorithm for via and Capacitor Co-Design

作者：Suhyoun Song、Ook Chung、Jungil Son、Seungki Nam、Sungwook Moon、Jaehoon Lee

期刊卷期：Electronics，第 15 卷，第 16 期，文章号 3523，2026 年 8 月

DOI：10.3390/electronics15163523

配图说明：图 1 为原理示意，图 2 据公开参数测算重绘，两张均为自行绘制，非原文原图复制

改动声明：基于开放获取文献的独立解读，标题、结构、行文、表格、案例与配图为原创

责任编辑：

文章来源：http://www.xinwulian.net/2026/1114/4316.shtml